LabVIEW FPGA模块利用一个自动的多步骤过程,将LabVIEW应用编译到FPGA硬件。在后台,图形代码被转化为基于文本的VHDL代码,然后调用业界标准的Xilinx ISE编译器工具,该VHDL代码被优化、精简和综合到由LabVIEW设计的硬件电路实现。这一过程也对设计施加了定时限制,以力图实现FPGA资源(有时称为“结构”)的有效利用。在FPGA编译过程中执行了大量的优化工作,以精简数字逻辑并创建LabVIEW应用的一个最优实现。然后,该设计被综合至一个高度优化的硅实现,它提供了真正的并行处理能